



Fundamentos de Computadores

1º curso del Grado en Ingeniería Informática

Convocatoria de Septiembre (02-09-2021)

APELLIDOS: _____
NOMBRE: _____ DNI Nº: _____ GRUPO: _____


1 (5 puntos).- Una máquina expendedora dispone de cuatro ranuras **D, C, B, A** que admiten monedas de 20 céntimos, 1 €, 1 € y 50 céntimos, respectivamente, en cada una de las cuales cabe una única moneda. En la salida, dicha máquina dispone de un mecanismo que permite liberar el producto suministrado cuando se haya insertado en las ranuras una cantidad suficiente, así como de un dispensador de monedas de 50, 20 y 10 céntimos para devolver el cambio.

Se desea diseñar un circuito lógico que detecte cuando la cantidad insertada en las ranuras iguale o supere el precio del producto (1,20 €), y en caso afirmativo ordene la entrega del mismo al cliente, así como la devolución del cambio correcto. Se debe tener en cuenta que en el momento en que la cantidad insertada iguale o supere el precio del producto, el sistema proporcionará el artículo y devolverá el cambio inmediatamente, con lo que el usuario no tendrá tiempo de insertar más monedas.

Se pide:

- Determinar entradas y salidas que debe tener el circuito, y respetando la denominación de las cuatro ranuras, así como el orden de las mismas indicado anteriormente, representar la tabla de verdad del mismo. **(2 puntos)**
- Obtener la expresión mínima disyuntiva de la función que ordena la entrega del producto y transformarla adecuadamente para su implementación mediante el empleo exclusivo de puertas NAND con un máximo de tres entradas. Representar el diagrama lógico. **(1.5 puntos)**
- Resolver la función que determina la devolución de una moneda de 20 céntimos mediante un multiplexor del menor tamaño posible. **(0.5 puntos)**
- Implementar las funciones que controlan las devoluciones de monedas de 50 y 10 céntimos mediante el empleo de decodificadores con un máximo de 4 salidas negadas y dos líneas de habilitación (una activa a nivel alto y otra activa a nivel bajo), y puertas lógicas. **(1 punto)**

2 (5 puntos).- Un sistema digital posee dos entradas (**A, B**) y dos salidas (**C, D**). A través de las entradas se reciben valores binarios de manera continua, sincronizados con la señal de reloj CLK, tal como se muestra en la siguiente figura.



Como se puede apreciar, cuando las entradas A y B cambian lo hacen coincidiendo con los flancos de bajada de la señal de reloj, mientras que los valores de las mismas son evaluados en los flancos de subida. Con esto se consigue que las entradas tengan siempre un valor estable en el momento de ser muestreadas.

El funcionamiento del sistema debe ser el siguiente:

- Si estando ambas entradas inactivas éstas se activan simultáneamente, se alternará la activación de las salidas C y D con cada pulso de reloj, es decir, durante un periodo se activará C y durante el siguiente D, y así sucesivamente. Esta situación se mantendrá hasta que alguna de las entradas se desactive.
- Si encontrándose el sistema en la situación anterior se desactivan ambas entradas simultáneamente, se desactivarán ambas salidas y el sistema quedará a la espera de la activación de alguna entrada.
- Si encontrándose el sistema en la situación descrita en el primer punto se desactiva únicamente la entrada B, se mantendrá activa solamente la salida C hasta que ambas entradas estén inactivas, en cuyo caso se desactivarán ambas salidas y el sistema quedará a la espera de la activación de alguna entrada.
- Si encontrándose el sistema en la situación descrita en el primer punto se desactiva únicamente la entrada A, se mantendrá activa solamente la salida D hasta que ambas entradas estén inactivas, en cuyo caso se desactivarán ambas salidas y el sistema quedará a la espera de la activación de alguna entrada.
- Si estando ambas entradas inactivas se activa únicamente la entrada A, se activará solamente la salida C hasta que ambas entradas estén inactivas, en cuyo caso se desactivarán ambas salidas y el sistema quedará a la espera de la activación de alguna entrada.
- Si estando ambas entradas inactivas se activa únicamente la entrada B, se activará solamente la salida D hasta que ambas entradas estén inactivas, en cuyo caso se desactivarán ambas salidas y el sistema quedará a la espera de la activación de alguna entrada.

Diseñar una máquina de **MOORE** cuyo funcionamiento se corresponda con el descrito anteriormente mediante el empleo de un REGISTRO y un sistema combinacional, representando:

- a) El diagrama de estados del sistema. **(3.5 puntos)**
- b) La tabla de estados del sistema. **(1 punto)**
- c) El diagrama lógico del sistema, representando el sistema combinacional mediante un bloque. **(0.5 puntos)**

Ejercicio 1

a) Tabla de verdad del sistema.

D	C	B	A	P	D50	D20	D10
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	0
0	0	1	0	0	0	0	0
0	0	1	1	1	0	1	1
0	1	0	0	0	0	0	0
0	1	0	1	1	0	1	1
0	1	1	0	1	1	1	1
0	1	1	1	X	X	X	X
1	0	0	0	0	0	0	0
1	0	0	1	0	0	0	0
1	0	1	0	1	0	0	0
1	0	1	1	1	1	0	0
1	1	0	0	1	0	0	0
1	1	0	1	1	1	0	0
1	1	1	0	X	X	X	X
1	1	1	1	X	X	X	X

$$P = \Sigma_4(3, 5, 6, 10, 11, 12, 13) + \Sigma_\phi(7, 14, 15)$$

$$D50 = \Sigma_4(6, 11, 13) + \Sigma_\phi(7, 14, 15)$$

$$D20 = \Sigma_4(3, 5, 6) + \Sigma_\phi(7, 14, 15)$$


$$D10 = \Sigma_4(3, 5, 6) + \Sigma_\phi(7, 14, 15)$$

b) Obtención de la expresión mínima disyuntiva de la función P y transformación de la misma para su implementación mediante puertas NAND.

$$P = \Sigma_4(3, 5, 6, 10, 11, 12, 13) + \Sigma_\phi(7, 14, 15)$$

		BA			
		00	01	11	10
DC	00	0	0	1	0
	01	0	1	X	1
	11	1	1	X	X
	10	0	0	1	1


$$\begin{aligned}
 P &= BA + CA + CB + DC + DB = \overline{BA} + \overline{CA} + \overline{CB} + \overline{DC} + \overline{DB} = \\
 &= \overline{BA} \cdot \overline{CA} \cdot \overline{CB} \cdot \overline{DC} \cdot \overline{DB} =
 \end{aligned}$$



c) Implementación de la función D20 mediante un multiplexor.

$$D20 = \Sigma_4(3, 5, 6) + \Sigma_\phi(7, 14, 15)$$


CBA									
D		000	001	010	011	100	101	110	111
0		0	0	0	1	0	1	1	X
1		0	0	0	0	0	0	X	X
		0	0	0	$\bar{D}$	0	$\bar{D}$	$\bar{D}$	0



- d) Implementación de las funciones D50 y D10 mediante decodificadores con un máximo de cuatro salidas activas a nivel bajo.


$$D50 = \Sigma_4(6, 11, 13) + \Sigma_\phi(7, 14, 15)$$

$$D10 = \Sigma_4(3, 5, 6) + \Sigma_\phi(7, 14, 15)$$



Ejercicio 2

a) Diagrama de estados del sistema.



b) Tabla de estados del sistema.

q_2	q_1	q_0	A	B	Q_2	Q_1	Q_0	D_2	D_1	D_0	C	D
0	0	0	0	0	0	0	0	0	0	0	0	0
0	0	0	0	1	1	0	0	1	0	0	0	0
0	0	0	1	0	0	0	1	0	0	1	0	0
0	0	0	1	1	0	1	0	0	1	0	0	0
0	0	1	0	0	0	0	0	0	0	0	1	0
0	0	1	1	X	0	0	1	0	0	1	1	0
0	0	1	X	1	0	0	1	0	0	1	1	0
0	1	0	0	0	0	0	0	0	0	0	1	0
0	1	0	0	1	1	0	0	1	0	0	1	0
0	1	0	1	0	0	0	1	0	0	1	1	0
0	1	0	1	1	0	1	1	0	1	1	1	0
0	1	1	0	0	0	0	0	0	0	0	0	1
0	1	1	0	1	1	0	0	1	0	0	0	1
0	1	1	1	0	0	0	1	0	0	1	0	1
0	1	1	1	1	0	1	0	0	1	0	0	1
1	0	0	0	0	0	0	0	0	0	0	0	1
1	0	0	1	X	1	0	0	1	0	0	0	1
1	0	0	X	1	1	0	0	1	0	0	0	1

c) Diagrama lógico del sistema.

